Marwane Saich
Soc Front-end Designer @Intel
Signup · Get unlimited contacts
WORK HISTORY
Soc Front-end Designer @Intel
Valbonne, FR
Silicon Mobility (filiale d\'Intel)Développement IP : faisabilité, spécification, conception RTL, pré-vérification & synthèse; en collaboration avec les équipes DFT et CyberValidation SoC Top Level (RTL & netlist): en C sur cible single et mutliple core processing, validation features et intégration, génération de stimuli, support STA (analyse violations de timing), support équipe FPGAPreuve formelle : RTL vs RTL avec insertion DFTMise à niveau IP : correction de bugs et gestion documentation
EDUCATION
Jean-Baptiste Say
Baccalauréat Scientifique
Paris-Sud University (Paris XI)
DUT GEII, Génie Electrique et Informatique Industrielle
Télécom Paris
Diplôme d'ingénieur en apprentissage, Systèmes Embarqués, spécialisation System On Chip
ABOUT MARWANE SAICH
Ingénieur en développement SoC/FPGA, j\'ai pour ambition de travailler sur des sujets novateurs qui nécessitent rigueur, performance et adaptation.
This profile is compiled from publicly available professional sources. Unifers is not affiliated with or endorsed by LinkedIn. Request removal of this profile.